Diseño OmniScriptum SRL Diseño de un multiplicador védico de bajo consumo sensible a las variaciones de PVT Paperback

A medida que los sectores de las comunicaciones y el procesamiento de señales se expanden, la demanda de multiplicadores aumenta continuamente a un ritmo acelerado. Para los investigadores, el desarrollo de multiplicadores de alta velocidad y bajo consumo ha sido un motivo de gran preocupación. Se espera que la reducción del consumo de energía y del retardo de los circuitos multiplicadores provoque una revolución en el campo de la electrónica y las comunicaciones. El rendimiento del sistema viene determinado generalmente por el rendimiento del multiplicador, ya que este suele ser el elemento más lento del sistema. Por lo tanto, la optimización de la velocidad y el consumo de energía del multiplicador es una cuestión de diseño fundamental. Existe la necesidad de desarrollar multiplicadores de alta velocidad y bajo consumo para algoritmos de procesamiento de señales digitales. A partir de investigaciones previas, se ha concluido que los multiplicadores védicos son más eficientes que los multiplicadores convencionales. En este trabajo, se ha propuesto un multiplicador védico de bajo consumo.